1. bread电子发烧友论坛/
  2. 硬件设计论坛/
    1. 电子论坛综合区
    2. 嵌入式论坛
    3. 电源技术论坛
    4. 硬件设计论坛
    5. 测试测量论坛
    6. 检测技术与质量
    7. EDA设计论坛
    8. 综合技术与应用
    9. 开源硬件
    10. IC设计论坛
    11. 消费电子论坛
    12. 无线通信论坛
    13. 个人版区
    14. 厂商专区
    15. 论坛服务区
    16. 高校联盟
    17. 供求信息发布
  3. 电路设计论坛
    1. PCB设计论坛
    2. 电子元器件论坛
    3. 控制|传感
    4. 总线技术|接口技术
  4. / 【连载笔记】信号完整性-带宽和时钟频率 及 频域时域的 ...
    关闭提示

[经验] 【连载笔记】信号完整性-带宽和时钟频率 及 频域时域的总结

[复制链接]
助理工程师
发表于 2017-12-6 08:46:10   318 查看 1 回复 只看该作者 倒序浏览
分享
上升时间一定小于周期的50%。估算:上升时间是时钟周期的7%。
带宽是时钟频率的5倍:
BWclock = 5*Fclock

RT^2out = RT^2in+RT^2interconnect
RTout表示输出信号的10-90上升时间
RTin表示输入信号的10-90上升时间
RTinterconnect表示互联线的本征10-90上升时间

经验:
1.要使互连线对信号上升时间造成的增量不超过10%,互连线的本征
上升时间就要小于该信号上升时间的50%,这是个简单的经验法则。
2.从频域角度看,为了比较好的传输带宽为1GHz的信号,互连线的带宽至少为信号带宽的两倍,即2GHz

频域与时域的总结
1.上升时间通常指的是从终值10%-90%的时间2.理想方波的频谱以1/f的速率下降
3.如果去掉方波中的较高频率分量,上升时间就会增加。
4.一般信号的带宽指有效的最高正弦波频率分量。
5.互连线的3db带宽指的是信号衰减小于-3dB时的正弦波频率。


总工程师
发表于 2017-12-6 20:45:04  
学习了解一下   楼主的运放知识非常不错
回复 点赞 举报
高级模式
您需要登录后才可以回帖 登录 | 注册
关闭

站长推荐 上一条 /9 下一条

快速回复 返回顶部 返回列表
  1. time最新主题
  2. recommend推荐主题
  3. hot热门主题
  4. post 我的帖子
-

推荐专区

技术干货集中营

专家问答

用户帮助┃咨询与建议┃版主议事

工程师杂谈

工程师创意

工程师职场

论坛电子赛事

社区活动专版

发烧友活动

-

嵌入式论坛

ARM技术论坛

Android论坛

Linux论坛

单片机/MCU论坛

FPGA|CPLD|ASIC论坛

DSP论坛

嵌入式系统论坛

-

电源技术论坛

电源技术论坛

无线充电技术

-

硬件设计论坛

PCB设计论坛

电路设计论坛

电子元器件论坛

控制|传感

总线技术|接口技术

-

测试测量论坛

LabVIEW论坛

Matlab论坛

测试测量技术专区

仪器仪表技术专区

-

EDA设计论坛

multisim论坛

PADS技术论坛

Protel|AD|DXP论坛

Allegro论坛

proteus论坛|仿真论坛

EasyEDA-中国人自已的EDA工具

Orcad论坛

-

综合技术与应用

电机控制

智能电网

光电及显示

参考设计中心

汽车电子技术论坛

医疗电子论坛

-

开源硬件

-

无线通信论坛

无线通信技术专区

天线|RF射频|微波|雷达技术

-

IC设计论坛

芯片测试与失效分析

Mixed Signal/SOC[数模混合芯片设计]

Analog/RF IC设计

设计与制造封装测试

-

厂商专区

TI论坛

TI Deyisupport社区

-

检测技术与质量

电磁兼容(EMC)设计与整改

安规知识论坛

检测与认证

-

消费电子论坛

手机技术论坛

平板电脑/mid论坛

音视/视频/机顶盒论坛

-

电子论坛综合区

聚丰众筹官方社区

新人报道区

聚丰供应链

-

论坛服务区

-

供求信息发布

供需广告

招聘┃求职发布区

电子展览展会专区

鸿运国际手机版